採用“金面插尋”法的下棋程式，其棋力高低的關鍵之一在於程式的執行速度。一般
相信，如果不能大幅提升象棋程式的執行速度，其棋力也不可能會朋大幅度的進步。
使用專門功能的硬體，尤其是合作積體電路來取代程式的功能，是提升其執行速度方
法之一。在電腦象棋程式中，“產生合法步”的過於耗時（約佔全部程式執行時間的
百分之五十以上），是提升象棋程式執行速度的最大瓶頸之一。而“產生合法步”只
是一種很規則的處理程序，因此它很適合用硬體的方式來完成。在本研究中，我們使
用“矽編譯器”來設計一個超大型積體電路的象棋合法步產生器，並且以模擬的方式
來評估這個合法步產生器的最高執行速度。在這個合法步產生器電路的設計中，我們
採用“管線”和“佇列”的設計，以提高電路產生合法步的效率；並且也針對“瓶頸
電路”做了仔細的調整，以提高電路的工作頻率。結果這個合法步產生器的速度，約
為相同功能的軟體程式，在IBM PC/XT 個人電腦上執行速度的一百四十倍快，可以大
幅減少象棋程式中“產生合法步”所需的時間。我們認為，若可以將這個合法步電路
中，產生各棋子之合法步的工作平行化，則這個電路效率又會更好。另外，若能把象
棋程式中的其他部分也用超大型積體電路來取代，則象棋程式的執行速度要提升一百
倍以上是可以預期的。