簡易檢索 / 詳目顯示

研究生: 沈正都
Cheng-Tu Shen
論文名稱: 應力模擬應用於微晶矽與氧化物半導體電晶體及其電性分析
Stress Simulation and Electrical Characteristics of the Micro Crystal Si and Oxide Semiconductor TFTs
指導教授: 李敏鴻
Lee, Min-Hung
學位類別: 碩士
Master
系所名稱: 光電工程研究所
Graduate Institute of Electro-Optical Engineering
論文出版年: 2012
畢業學年度: 100
語文別: 中文
論文頁數: 114
中文關鍵詞: 應力模擬微晶矽氧化物半導體電晶體電性分析
英文關鍵詞: Stress Simulation, Micro Crystal Si, Oxide Semiconductor, TFT, Electrical Characteristics
論文種類: 學術論文
相關次數: 點閱:387下載:0
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

隨著時間改變,科技也日新月異,光電產業更是如此。近年來光電產業技術蓬勃發展,但也同時代表著激烈的產業競爭,因此必須考慮到支出成本的降低,才能在供給與需求中求得獲利。在開發新設計之前,利用CAE模擬更可以減少設計成本以及縮短開發時間,所以如何設計出一個準確的CAE模擬模型是相當重要的一環。近年來攜帶式電子產品成為市場的主流,諸如Tablet PC、PDA 、Mobile Phone 等廣泛的使用到顯示面板,在輕薄的訴求下,紛紛朝向次世代顯示器發展,其中以塑膠基板為主的可撓曲面板更是大家所共同努力的方向。

針對可撓曲面板中薄膜電晶體的應力模擬與分析是本篇論文的重點。論文將改良與重建本研究團隊之前所建模擬薄膜電晶體模型。從單純垂直轉角至階梯型轉角以及二維發展至三維,並加入材料內應力;以及量測與工研院合作之薄膜電晶體電性。最後分析CAE模擬模型與實際元件量測結果。

Along with the time, the science and technology change each new day, and the electro-optical industry is so, especially. In recent years, the electro-optical industry’s technology is vigorous development, but it is also representing that intense industrial competition.

So, it must consider the reduction of outlay cost, in order to obtain the profit. Therefore, how to design an accurate CAE Model is a quite critical point. Recently, the portable electronic products became the mainstream in market, such as Tablet PC, PDA, and mobile phone and so on.

Because of the demand of lightweight and rugged, flexible display will play an important role in next generation display development. The simulation and analysis of thin film transistor’s reliability is key point of this paper.

We improve and remake former thin film transistor model from the perpendicular corner to the “ladder” corner as well as the 2D to 3D, and analysis the electrical characteristic of thin film transistor form ITRI.

Publication List I 中文摘要 II 英文摘要 III 致謝 IV 目錄 VI 圖目錄 VIII 表目錄 XII 第一章 緒論 1-1.軟性薄膜電晶體撓曲應力分析動機 1 1-2.有限元素法基本概念 3 第二章 CAE介紹與模組建立及流程 2-1.前言 5 2-2.模組建立流程 7 2-2-1.開啟模擬軟體 8 2-2-2.資料庫 8 2-2-3.前處理模組 9 2-2-4.模擬解析模組 16 第三章 微晶矽電晶體應力模擬與分析 3-1.前言 24 3-2.上閘極微晶矽薄膜電晶體製程 26 3-3.應力模擬討論與分析 28 3-3-1.階梯型模型與直角比較與分析 30 3-3-2.不同overlap情形應力分布 31 3-3-3.三維立體模型與二維平面模型比較與分析 34 3-4.上閘極微晶矽薄膜電晶體可靠度分析 39 3-4-1.壓應力平行通道和張應力垂直通道可靠度 39 3-4-2. UV光照射電性量測分析與討論 46 3-4-3.低溫環境電性量測分析與討論 49 第四章 氧化物電晶體應力模擬與分析 4-1.前言 54 4-2.發展趨勢 55 4-3.四種結構應力模擬與比較 59 4-3-1.SiO2絕緣層應力模擬與比較 60 4-3-2.SiN絕緣層應力模擬 67 4-3-4.剪力分佈 74 4-3-5.抗拉強度 76 第五章 結論與未來研究計畫 5-1.結論 77 5-2. 未來研究計畫 79 參考文獻 80 附錄 83 圖目錄 圖1-1,陰極射線管顯示器(Cathode ray tube,CRT) 2 圖1-2,液晶顯示器(Liquid Crystal Display,LCD) 2 圖1-3,可撓式顯示器 3 圖1-4,典型有限元素網格結構 4 圖1-5,一維的曲線方程式的有限元素法應用 4 圖2-1,CAE應力分析strain與曲率關係 6 圖2-2,模擬流程 7 圖2-3,設定畫面 8 圖2-4,主畫面 8 圖2-5,選擇資料庫 9 圖2-6,element type設定 10 圖2-7,Quad 4node 182 10 圖2-8,Brick 8node 185 11 圖2-9,平面應力或平面應變設定 11 圖2-10,平面應力或平面應變示意圖 12 圖2-11,材料特性設定 13 圖2-12,logfile查詢程式碼 14 圖2-13,各層網格大小 15 圖2-14,邊界條件圖 17 圖2-15,內應力之影響 18 圖2-16,殘留應力造成薄膜之彎曲種類 18 圖2-17,代入內應力彎曲情形(無負載) 19 圖2-18,負載方程式編輯器 20 圖2-19,撓曲公式示意圖 21 圖2-20,負載方程式輸入位置 22 圖2-21,選擇自由度及Existing table位置 23 圖3-1,上閘極微晶矽薄膜電晶體製程流程圖 26 圖3-2,薄膜電晶體結構 29 圖3-3,模擬模型示意圖 29 圖3-4,利用階梯模擬實際元件的製程 30 圖3-5,階梯模型應力分佈圖 30 圖3-6,上閘極微晶矽薄膜電晶體元件結構設計示意圖 31 圖3-7,結構側視示意圖 32 圖3-8,汲極在張應力彎曲下的結果 32 圖3-9,源極在張應力彎曲下的結果 33 圖3-10,元件中軸線在張應力彎曲下的結果 33 圖3-11,三維立體模型 35 圖3-12,三維立體模型應力分布圖 36 圖3-13,二維平面模型應力分布圖 37 圖3-14,元件在壓應力彎曲下的結果 38 圖3-15,元件從玻璃基板取下後貼上塑膠基板(PI) 39 圖3-16,撓曲方向示意圖 40 圖3-17,多次撓曲機台 41 圖3-18,多次撓曲機台實際操作情況 42 圖3-19,不同通道尺寸元件多次撓曲對應臨界電壓 45 圖3-20,不同通道尺寸元件多次撓曲對應撓曲對應次臨界擺幅 45 圖3-21,不同通道尺寸元件多次撓曲對應撓曲對應載子遷移率 45 圖3-22,曝光機台 47 圖3-23,不同照射UV光時間對應臨界電壓 48 圖3-24,不同照射UV光時間對應次臨界擺幅 48 圖3-25,不同照射UV光時間對應載子遷移率 48 圖3-26,低溫量測系統 49 圖3-27,2011年低溫環境電性量測數據 52 圖3-28,2009年低溫環境電性量測數據 52 圖3-29,臨界電壓與次臨界擺幅對溫度量測結果 53 圖3-30,Raman光譜 53 圖4-1,四種TFT基本結構 55 圖4-2,四種結構數量圖 56 圖4-3,四種結構之次臨界擺幅對載子遷移率結果 57 圖4-4,四種結構之載子遷移率對主動層結果 57 圖4-5,四種結構之載子遷移率對絕緣層結果 58 圖4-6,各機構氧化物半導體薄膜電晶體數量圖 59 圖4-7,各結構應力圖 61 圖4-8,各結構應變圖 62 圖4-9,各結構主動層應力圖 63 圖4-10,各結構主動層應變圖 63 圖4-11,Tensile7.5mm之各結構應力分佈圖 64 圖4-12,Compressive7.5mm之各結構應力分佈圖 65 圖4-13,Flat之各結構應力分佈圖 66 圖4-14,各結構應力圖 68 圖4-15,各結構應變圖 69 圖4-16,各結構主動層應力圖 70 圖4-17,各結構主動層應力圖 70 圖4-18,Tensile7.5mm之各結構應力分佈圖 71 圖4-19,Compressive7.5mm之各結構應力分佈圖 72 圖4-20,Flat之各結構應力分佈圖 73 圖4-21,SiO2絕緣層薄膜電晶體剪力分佈圖 74 圖4-22,SiN絕緣層薄膜電晶體剪力分佈圖 75 圖4-23,SiO2絕緣層所受張應力 76 圖4-24,SiN絕緣層所受張應力 76 表目錄 表3-1,材料參數表 28 表4-1,材料參數表 60

文獻參考

[1] F. Kurylo, C. Susskind, “Ferdinand Braun: A Life of the Nobel Prizewinner and Inventor of the Cathode-Ray Oscilloscope,” The MIT Press, 1981, ch. 1
[2] R. H. Chen, “Liquid Crystal Displays: Fundamental Physics and Technology,” Wiley, 2011, ch. 1
[3] 田民波, “TFT 液晶顯示原理與技術,” 五南出版, Ch.1
[4] K. McGoldrik, “Mobile Freedom,” USDC 5th Flexible Displays & Microelectronics Conference & Exhibits, 2006, Phoenix, Az
[5] B. A. MacDonald, K. Rollins, D. MacKerron, K. Rakos, R. Eveson, K. Hashimoto, and B. Rustin, “Engineered Films for Display Technologies, ” from Flexible Flat Panel Displays, John Wiley & Sons, Ltd., 2005, Chichester, G. P. Crawford, Editor, Chapter 2.
[6] C. C. Lee, Y. Y. Chang, H. C. Cheng, J. C. Ho and J. L. Chen, ”A Novel Approach to Make Flexible Active Matrix Displays,” Society for Information Display, pp.810-813, 2010.
[7] G. R. Liu, S. S. Quek,” The Finite Element Method:
A Practical Course,” Butterworth-Heinemann, pp.1-3, 2003.
[8] M. H. Lee, K. Y. Ho, P. C. Chen, C. C. Cheng, S. T. Chang, M. Tang, M. H. Liao, and T.H. Yeh, “Promising a-Si:H TFTs with High Mechanical Reliability for Flexible Display,” IEDM Digest of Technical Digest, pp. 299-302, 2006.
[9] G. P. Crawford, “flexible flat panel displays,” ch. 9, pp. 165.
[10] ANSYS User’s Manual, Swanson Analysis System, Inc., 2005.
[11] 黃立政, “材料力學,” 全華科技圖書股份有限公司
[12] E. Kobeda, E. A. Irene, “Intrinsic SiO2 film stress measurements on thermally oxidized Si,” Journal of Vacuum Science & Technology B: Microelectronics and Nanometer Structures , Vol. 5, No. 1 , pp. 15-19 ,1987.
[13] H. Oettel, R. Wiedemann, and S. Preibler, “Residual stress in nitride hard coatings prepared by magnetron sputtering and arc evaporation”, Surf. Coat. Technol., Vol.6, pp.273-278, 1995.
[14] O. Knotek, R. Elsing, and F. Jungblut, “On the origin of compressive stress in PVD coatings - an explicative model,” Surf. Coat. Technol., Vol.46, pp.265-274, 1991.
[15] M. Madou, “Fundamentals of microfabrication: The science of miniaturization”, Boca Raton, FL:CRC Press, 2002.
[16] C. Y. Liu, ”Stress Distribution and Model Design of the Devices on Flexible and Rigid Substrate”, Institute of Electro-Optical Science and Technology, National Taiwan Normal University
[17] D. L. Staebler and C. R. Wronski, “Optically Induced Conductivity Changes in Discharge-Produced Hydrogenated Amorphous-Silicon,” Journal of Applied Physics, 51 (1980) 3262.
[18] C.W. Tai, ”Mechanical Stress Analysis of Amorphous and Microcrystalline Silicon in Solar Cells and Thin Film Transistors Applications,” Institute of Electro-Optical Science and Technology, National Taiwan Normal University
[19] http://www.matweb.com, 07/08/2012.
[20] K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano and H. Hosono, “Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”, Nature,432, 488-492, 2004.
[21] B. J. Kim, K. Y. Park, J. H. Ahn, and Y. J. Kim “Temperature Dependence of Threshold Voltage in Thin-Film SO1 MOSFET’s,” IEEE Electron Device Letters, pp.329-331, Vol. 11, No. 8, 1990.
[22] N. Singh, F. Y. Lim, W. W. Fang, S. C. Rustagi, L. K. Bera, A. Agarwal, C. H. Tung, K. M. Hoe, S. R. Omampuliyur, D. Tripathi, A. O. Adeyeye, G. Q. Lo, N. Balasubramanian, and D. L. Kwong, "Ultra-Narrow Silicon Nanowire Gate-All-Around CMOS Devices: Impact of Diameter, Channel-Orientation and Low Temperature on Device Performance," IEEE Electron Devices Meeting, pp. 1-4, 2006.
[23] H. Fujiwara, M. Kondo and A. Matsuda, “Stress-Induced Nucleation of Microcrystalline Silicon from Amorphous Phase,” J. Appl. Phys., Vol. 41, no. 5A, pp. 2821–2828, 2002.
[24] B. J. Kim, K. Y. Park, J. H. Ahn, and Y. J. Kim “Numerical Design of SiO2 Bridges in Stretchable Thin Film Transistors,” J.J.Appl. Phys., Vol. 51,2012.
[25] C.W. Ong, D.G. Zong, M. Aravind, and C.L. Choy, D.R. Lu “Tensile strength of zinc oxide films measured by a microbridge method,” J. Material Research, Vol. 18, pp. 2464–2472, 2003.

無法下載圖示 本全文未授權公開
QR CODE