Basic Search / Detailed Display

Author: 鄭怡建
Cheng, Yi-Chien
Thesis Title: C頻帶互補式金屬氧化物半導體功率放大器與線性化技術研究
Research on C-band CMOS Power Amplifiers and Linearization Techniques
Advisor: 蔡政翰
Tsai, Jen-Han
Degree: 碩士
Master
Department: 電機工程學系
Department of Electrical Engineering
Thesis Publication Year: 2017
Academic Year: 105
Language: 中文
Number of pages: 203
Keywords (in Chinese): C頻段功率放大器功率合成技術變壓器線性器互補式金屬氧化物半導體
Keywords (in English): C-band, power amplifier, power combining techniques, transformer, linearizer, CMOS
DOI URL: https://doi.org/10.6345/NTNU202203058
Thesis Type: Academic thesis/ dissertation
Reference times: Clicks: 79Downloads: 3
Share:
School Collection Retrieve National Library Collection Retrieve Error Report
  • 第一顆電路為使用變壓器功率合成技術之C頻段功率放大器,以變壓器功率合成技術完成放大器功率結合,並藉由阻抗轉換特性達成輸出與輸入之阻抗匹配。當操作頻率為5.3 GHz且VG1為0.85 V時,功率增益約16.48 dB,飽和輸出功率(Psat)約為27.69 dBm,1-dB增益壓縮點之輸出功率(OP1dB)約為22.53 dBm,最大功率附加效率(PAE)約為28.34 %。整體晶片佈局面積為1.17 mm × 0.655 mm。
    第二顆電路為具內建線性器之C頻段功率放大器,線性器架構採用共閘極串級二極體組態。當操作頻率為5.3 GHz,且VG1為1 V線性器開啟時,功率增益約14.25 dB,飽和輸出功率(Psat)約為27.06 dBm,1-dB增益壓縮點之輸出功率(OP1dB)從22.48 dBm提升至26.24 dBm,最大功率附加效率(PAE)約為23.94 %,三階交互調變失真IMD3在輸出功率約為18 dBm以前皆可抑制在-40 dBc左右。整體晶片佈局面積為1.14 mm × 0.64 mm。
    第三顆電路為具內建線性器之C頻段功率放大器,線性器架構採用疊階組態。當操作頻率為5.3 GHz ,且VG1為0.85 V線性器開啟時,功率增益約11.98 dB,飽和輸出功率(Psat)約為26.84 dBm,1-dB增益壓縮點之輸出功率(OP1dB)從 22.69 dBm提升至24.7 dBm,最大功率附加效率(PAE)約為22.22 %,而三階交互調變失真IMD3在輸出功率約為18.5 dBm以前皆可抑制在-40 dBc左右。整體晶片佈局面積為1.14 mm × 0.64 mm。
    第四顆電路為具內建線性器之C頻段功率放大器,線性器架構採用共閘極串級電阻組態。當操作頻率為5.3 GHz ,且VG1為0.85 V線性器開啟時,功率增益約13.1 dB,飽和輸出功率(Psat)約為26.94 dBm,1-dB增益壓縮點之輸出功率(OP1dB)從20.95 dBm提升至23.81 dBm,最大功率附加效率(PAE)約為25.05 %,而三階交互調變失真IMD3在輸出功率約為18.5 dBm以前皆可抑制在-40 dBc左右。整體晶片佈局面積為1.14 mm × 0.64 mm。

    The first circuit is power amplifier, operating at C-band, and using transformer combination technology to combine output power from two way amplifiers. And it can also convert characteristic impedance at both input and output. When the circuit operates at 5.3 GHz and VG1 is 0.85 V, the power gain is about 16.48 dB, and saturation output power (Psat) is about 22.34 dBm, 1 dB output power compression point (OP1dB) is about 22.53 dBm, and the maximum power-added efficency (PAE) is about 28.34%. The overall chip size is 1.17 mm × 0.655 mm.
    Second circuit is power amplifier with built-in linearizer, operating at C-band, the frame of linearizer is using common gate cascade diode configuration. When the circuit with linearizer operates at 5.3 GHz, VG1 is 1V, the power gain is about 14.25 dB, saturation output power (Psat) is about 27.06 dBm, 1 dB output power compression point (OP1dB) increased from 22.48 dBm to 26.24 dBm, and the maximum power-added efficency (PAE) is about 23.94%, and third-order intermodulation distortion (IMD3) can be maintained under -40 dBc when the output power less than 18 dBm. The overall chip size is 1.14 mm × 0.64 mm.
    Third circuit is power amplifier with built-in linearizer, operating at C-band, the frame of linearizer is using cascode configuration. When the circuit with linearizer operates at 5.3 GHz, VG1 is 0.85 V, the power gain is about 11.98 dB, saturation output power (Psat) is about 26.84 dBm, 1 dB output power compression point (OP1dB) increased from 22.69 dBm to 24.7 dBm, and the maximum power-added efficency (PAE) is about 22.22%, and third-order intermodulation distortion (IMD3) can be maintained under -40 dBc when the output power less than 18.5 dBm. The overall chip size is 1.14 mm × 0.64 mm.
    Last circuit is power amplifier with built-in linearizer, operating at C-band, the frame of linearizer is using common gate cascade resistance configuration. When the circuit with linearizer operates at 5.3 GHz, VG1 is 0.85 V, the power gain is about 13.1 dB, saturation output power (Psat) is about 26.94 dBm, 1 dB output power compression point (OP1dB) increased from 20.95 dBm to 23.81 dBm, and the maximum power-added efficency (PAE) is about 25.05%, and third-order intermodulation distortion (IMD3) can be maintained under -40 dBc when the output power less than 18.5 dBm. The overall chip size is 1.14 mm × 0.64 mm.

    目 錄 摘 要 I All ABSTRACT III 誌 謝 V 目 錄 VII 圖 目 錄 XI 表 目 錄 XXI 第一章 緒論 1 1. 1 研究背景與動機 1 1. 2 文獻探討 1 1. 3 研究成果 4 1. 4 論文架構 5 第二章 功率放大器基本介紹 7 2. 1 概述 7 2. 2 功率放大器之重要設計參數 8 2.2. 1 功率(Power) 8 2.2. 2 效率(Efficiency) 9 2.2. 3 線性度(Linearity) 10 2. 3 功率放大器種類 15 2.3. 1 A類功率放大器(Class-A) 16 2.3. 2 B類功率放大器(Class-B) 17 2.3. 3 AB類功率放大器(Class-AB) 18 2.3. 4 C類功率放大器(Class-C) 19 第三章 C頻帶功率放大器使用變壓器功率合成技術之設計 21 3. 1 簡介 21 3. 2 利用變壓器功率合成技術之C頻帶功率放大器設計 22 3.2. 1 偏壓分析與選擇 22 3.2. 2 電晶體元件尺寸分析與選擇 25 3.2. 3 功率放大器組態選擇 27 3.2. 4 變壓器原理 33 3.2. 5 變壓器設計 34 3.2. 6 旁路電路設計 55 3. 3 C頻帶功率放大器之模擬結果 58 3. 4 C頻帶功率放大器之量測結果 62 3. 5 結果與討論 80 3. 6 總結 82 第四章 線性器之架構介紹與分析 85 4. 1 簡介 85 4. 2 內建線性器設計 85 4.2. 1 線性器原理簡介 85 4.2. 2 具內建線性器功率放大器之增益分析 87 4.2. 3 線性器架構比較 88 4. 3 總結 95 第五章 具共閘極串級二極體組態線性器之C頻帶功率放大器模擬與量測 97 5. 1 簡介 97 5. 2 功率放大器之模擬結果 98 5. 3 功率放大器之量測結果 103 5. 4 結果與討論 120 5.4. 1 線性器偏壓 120 5.4. 2 功率放大器頻率 123 5.4. 3 線性器阻抗變異 124 5. 5 總結 127 第六章 具疊接組態線性器之C頻帶功率放大器模擬與量測 129 6. 1 簡介 129 6. 2 功率放大器之模擬結果 130 6. 3 功率放大器之量測結果 135 6. 4 結果與討論 156 6.4. 1線性器偏壓 156 6.4. 2 功率放大器頻率 157 6.4. 3 線性器阻抗變異 159 6. 5 總結 161 第七章 具共閘極串級電阻組態線性器之C頻帶功率放大器模擬與量測 163 7. 1 簡介 163 7. 2 功率放大器之模擬結果 164 7. 3 功率放大器之量測結果 169 7. 4 結果與討論 186 7.4. 1 線性器偏壓 186 7.4. 2 功率放大器頻率 187 7.4. 3 線性器阻抗變異 189 7. 5 總結 191 第八章 結論 193 參考文獻 199 自傳 203 學術成就 203   圖 目 錄 圖1- 1 論文架構圖 6 圖2- 1無線通訊發射器架構圖 7 圖2- 2 1-dB增益壓縮點及飽和輸出功率示意圖 9 圖2- 3 非線性系統模型圖 10 圖2- 4 非線性系統輸入與輸出之三階交互調變失真頻譜示意圖 12 圖2- 5 三階截斷點示意圖 13 圖2- 6 鄰近通道之功率頻譜示意圖 14 圖2- 7 誤差向量振幅示意圖 14 圖2- 8 線性功率放大器之操作區間示意圖 15 圖2- 9 A類功率放大器之導通角度電壓電流波形圖 16 圖2- 10 B類功率放大器之導通角度電壓電流波形圖 17 圖2- 11 AB類功率放大器之導通角度電壓電流波形圖 18 圖2- 12 C類功率放大器之導通角度電壓電流波形圖 19 圖3- 1 功率合成技術示意圖 22 圖3- 2 共源極組態之汲極電流與最大可得增益曲線圖 23 圖3- 3 共源極組態之DC I-V曲線圖 24 圖3- 4 共源極組態在不同通道寬度下之最大可得增益曲線圖 26 圖3- 5 共源極組態在不同指叉數下之最大可得增益曲線圖 26 圖3- 6 共源極組態電晶體特性分析電路圖 27 圖3- 7 疊接組態電晶體特性分析電路圖 27 圖3- 8 共源極組態與疊接組態之最大可得增益比較圖 28 圖3- 9 共源極組態之負載拉移模擬圖(Pin=15 dBm) 29 圖3-10共源極組態之源拉移拉移模擬圖(Pin=15 dBm) 29 圖3- 11疊接組態之負載拉移模擬圖(Pin=20 dBm) 30 圖3- 12疊接組態之源拉移與拉移模擬圖(Pin=20 dBm) 30 圖3- 13 一組與四組疊接組態之P1dB負載拉移模擬圖 32 圖3- 14 一組與四組疊接組態之Psat負載拉移模擬圖 32 圖3- 15 理想變壓器電路圖 33 圖3- 16 輸出端中心抽頭式變壓器之阻抗轉換示意圖 35 圖3- 17 輸出端變壓器3D圖 35 圖3- 18 輸出端變壓器之主/次線圈電感值模擬圖 36 圖3- 19 輸出端變壓器之主/次線圈品質因素模擬圖 37 圖3- 20 輸出端變壓器之耦合係數k模擬圖 37 圖3- 21 變壓器等效電路圖 38 圖3- 22 輸出端變壓器之效率特性圖 39 圖3- 23 輸出端匹配網路之插入損耗特性圖 40 圖3- 24 功率放大器在無/具電容輸出端變壓器之情況下的負載拉移模擬 (Pin=20 dBm) 41 圖3- 25 無電容輸出端變壓器之差動單側阻抗模擬圖(Pin=20 dBm) 42 圖3- 26 具電容輸出端變壓器之差動單側阻抗模擬圖(Pin=20 dBm) 42 圖3- 27 輸出端變壓器模擬之相位差圖 43 圖3- 28 輸出端變壓器模擬之振幅差圖 44 圖3- 29 功率放大器輸出端匹配網路架構圖 44 圖3- 30 兩組疊接組態之輸入阻抗模擬圖 46 圖3- 31 輸入端中心抽頭式變壓器之阻抗轉換示意圖 46 圖3- 32 輸入端變壓器3D圖 47 圖3- 33 輸入端變壓器之主/次線圈電感值模擬圖 48 圖3- 34 輸入端變壓器之主/次線圈品質因素模擬圖 48 圖3- 35 輸入端變壓器之耦合係數k模擬圖 49 圖3- 36 輸入端變壓器之效率特性圖 49 圖3- 37 輸入端匹配網路之插入損耗特性圖 50 圖3- 38 功率放大器在無/具電容輸入端變壓器之情況下的源阻抗模擬圖 51 圖3- 39 無電容輸入端變壓器之差動單側阻抗模擬圖 52 圖3- 40 具電容輸入端變壓器之差動單側阻抗模擬圖 52 圖3- 41 輸入端變壓器模擬之相位差圖 53 圖3- 42 輸入端變壓器模擬之振幅差圖 54 圖3- 43 功率放大器輸入端匹配網路架構圖 54 圖3- 44旁路電路設計圖 55 圖3- 45 一、二階旁路電路之阻抗比較圖 56 圖3- 46 一、二階旁路電路之反射係數比較圖 56 圖3- 47 一、二階旁路電路之隔離度比較圖 57 圖3- 48 利用變壓器功率合成技術之C頻帶功率放大器整體電路架構圖 58 圖3- 49 功率放大器之S參數模擬結果圖(VG1=0.85 V) 59 圖3- 50功率放大器之功率模擬特性圖(VG1=0.85 V) 60 圖3- 51 功率放大器之動態電流模擬結果圖(VG1=0.85 V) 60 圖3- 52 功率放大器之負載拉移模擬結果圖(VG1=0.85 V) 61 圖3- 53 利用變壓器功率合成技術之C頻帶功率放大器電路佈局圖 61 圖3- 54 利用變壓器功率合成技術之C頻帶功率放大器晶片微影圖 62 圖3- 55 C頻帶功率放大器量測與模擬之S參數比較圖(VG1=0.85 V) 65 圖3- 56 C頻帶功率放大器量測與模擬之功率比較圖(VG1=0.85 V) 65 圖3- 57 C頻帶功率放大器量測與模擬之動態電流比較圖(VG1=0.85 V) 66 圖3- 58 C頻帶功率放大器量測與模擬之S參數比較圖(VG1=0.81 V) 66 圖3- 59 C頻帶功率放大器量測與模擬之功率比較圖(VG1=0.81 V) 67 圖3- 60 C頻帶功率放大器量測與模擬之動態電流比較圖(VG1=0.81V) 67 圖3- 61 C頻帶功率放大器對應頻率之Psat及OP1dB量測圖 68 圖3- 62 C頻帶功率放大器之IMD3量測特性圖(VG1=0.85 V) 68 圖3- 63 C頻帶功率放大器量測與模擬之S參數比較圖(VG1=1.0 V) 69 圖3- 64 C頻帶功率放大器量測與模擬之功率比較圖(VG1=1.0 V) 69 圖3- 65 C頻帶功率放大器量測與模擬之動態電流比較圖(VG1=1.0 V) 70 圖3- 66 C頻帶功率放大器量測與模擬之S參數比較圖(VG1=0.922 V) 70 圖3- 67 C頻帶功率放大器量測與模擬之功率比較圖(VG1=0.922 V) 71 圖3- 68 C頻帶功率放大器量測與模擬之動態電流比較圖(VG1=0.922 V) 71 圖3- 69 C頻帶功率放大器對應頻率之Psat及OP1dB量測圖 72 圖3- 70 C頻帶功率放大器之IMD3量測特性圖(VG1=1.0 V) 72 圖3- 71 於64-QAM訊號調變之EVM量測特性圖 73 圖3- 72 於256-QAM訊號調變之EVM量測特性圖 74 圖3- 73 於64-QAM低輸入功率時之變壓器功率放大器星座圖及輸出頻譜圖 75 圖3- 74 於64-QAM高輸入功率時之變壓器功率放大器星座圖及輸出頻譜圖 76 圖3- 75 於256-QAM低輸入功率時之變壓器功率放大器星座圖及輸出頻譜圖 77 圖3- 76 於256-QAM高輸入功率時之變壓器功率放大器星座圖及輸出頻譜圖 78 圖3- 77 當VG1為0.85 V時的溫度變異之功率放大器動態電流模擬圖 80 圖3- 78 修正溫度後的功率放大器量測與模擬之S參數比較圖 81 圖3- 79 修正溫度後的功率放大器量測與模擬之功率比較圖 81 圖3- 80 修正溫度後的功率放大器量測與模擬之動態電流比較圖 82 圖4- 1 具內建線性器功率放大器之工作原理圖 85 圖4- 2 三階交互調變訊號削減概念圖 86 圖4- 3 具內建線性器功率放大器之增益分析圖 87 圖4- 4 線性器架構圖 89 圖4- 5 相同損耗,不同Vctrl下之線性器組態比較動態特性圖 90 圖4- 6 以-40dBc為標準不同Vctrl下之線性器組態比較動態特性圖 92 圖4- 7線性器串級組態下半部阻抗提供差異比較 93 圖4- 8 共閘極串級電阻不同阻值下之線性器比較動態特性圖 94 圖5- 1 具內建線性器之C頻帶功率放大器整體電路架構圖 98 圖5- 2 功率放大器之S參數模擬結果圖(VG1=0.85 V) 99 圖5- 3 功率放大器之功率模擬特性圖(VG1=0.85 V) 100 圖5- 4 功率放大器之S參數模擬結果圖(VG1=1.0 V) 100 圖5- 5 功率放大器之功率模擬特性圖(VG1=1.0 V) 101 圖5- 6 功率放大器之IMD3模擬特性圖 101 圖5- 7 具內建線性器之C頻帶功率放大器之電路佈局圖 102 圖5- 8 具內建線性器之C頻帶功率放大器之晶片微影圖 103 圖5- 9 功率放大器量測與模擬之S參數比較圖(VG1=0.85 V) 104 圖5- 10 功率放大器量測與模擬之功率比較圖(VG1=0.85 V) 105 圖5- 11 功率放大器量測與模擬之S參數比較圖(VG1=1.0 V) 105 圖5- 12 功率放大器量測與模擬之功率比較圖(VG1=1.0 V) 106 圖5- 13 具/不具內建線性器功率放大器之S參數量測比較圖(VG1=0.85 V) 106 圖5- 14 具/不具內建線性器功率放大器之功率量測比較圖(VG1=0.85 V) 107 圖5- 15 具/不具內建線性器功率放大器之S參數量測比較圖(VG1=1.0 V) 107 圖5- 16 具/不具內建線性器功率放大器之功率量測比較圖(VG1=1.0 V) 108 圖5- 17 功率放大器線性器關閉對應頻率之Psat及OP1dB量測圖 108 圖5- 18 功率放大器線性器開啟對應頻率之Psat及OP1dB量測圖 109 圖5- 19 具/不具內建線性器功率放大器之IMD3量測特性圖 109 圖5- 20 於64-QAM訊號調變之EVM量測特性圖 111 圖5- 21 於256-QAM訊號調變之EVM量測特性圖 111 圖5- 22 於64-QAM低輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器關閉) 112 圖5- 23 於64-QAM高輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器關閉) 113 圖5- 24 於64-QAM低輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器開啟) 114 圖5- 25 於64-QAM高輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器開啟) 115 圖5- 26 於256-QAM低輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器關閉) 116 圖5- 27 於256-QAM高輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器關閉) 117 圖5- 28 於256-QAM低輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器開啟) 118 圖5- 29 於256-QAM高輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器開啟) 119 圖5- 30 內建線性器功率放大器在不同Vctrl1偏壓下之IMD3模擬特性圖 120 圖5- 31 內建線性器功率放大器在不同Vctrl1偏壓下之IMD3量測特性圖 121 圖5- 32內建線性器功率放大器在不同Vctrl2偏壓下之IMD3模擬特性圖 122 圖5- 33內建線性器功率放大器在不同Vctrl2偏壓下之IMD3量測特性圖 122 圖5- 34內建線性器功率放大器在不同頻率下之IMD3模擬特性圖 123 圖5- 35內建線性器功率放大器在不同頻率下之IMD3量測特性圖 124 圖5- 36修正內建線性器尺寸在不同指差數下之IMD3模擬特性圖 125 圖5- 37修正內建線性器尺寸後不同頻率下之IMD3模擬特性圖 126 圖5- 38修正內建線性器尺寸後不同頻率下之IMD3模擬特性圖 126 圖6- 1 具內建線性器之C頻帶功率放大器整體電路架構圖 130 圖6- 2 功率放大器之S參數模擬結果圖(VG1=0.85 V) 131 圖6- 3 功率放大器之功率模擬特性圖(VG1=0.85 V) 132 圖6- 4 功率放大器之S參數模擬結果圖(VG1=1.0 V) 132 圖6- 5 功率放大器之功率模擬特性圖(VG1=1.0 V) 133 圖6- 6 功率放大器之IMD3模擬特性圖 133 圖6- 7 具內建線性器之C頻帶功率放大器之電路佈局圖 134 圖6- 8 具內建線性器之C頻帶功率放大器之晶片微影圖 135 圖6- 9 功率放大器量測與模擬之S參數比較圖(VG1=0.85 V) 136 圖6- 10 功率放大器量測與模擬之功率比較圖(VG1=0.85 V) 137 圖6- 11 功率放大器量測與模擬之S參數比較圖(VG1=1.0 V) 137 圖6- 12 功率放大器量測與模擬之功率比較圖(VG1=1.0 V) 138 圖6- 13 具/不具內建線性器功率放大器之S參數量測比較圖(VG1=0.85 V) 138 圖6- 14 具/不具內建線性器功率放大器之功率量測比較圖(VG1=0.85 V) 139 圖6- 15 具/不具內建線性器功率放大器之S參數量測比較圖(VG1=1.0 V) 139 圖6- 16 具/不具內建線性器功率放大器之功率量測比較圖(VG1=1.0 V) 140 圖6- 17 功率放大器線性器關閉對應頻率之Psat及OP1dB量測圖 140 圖6- 18 功率放大器線性器開啟對應頻率之Psat及OP1dB量測圖 141 圖6- 19 具/不具內建線性器功率放大器之IMD3量測特性圖 141 圖6- 20 於64-QAM訊號調變之EVM量測特性圖 143 圖6- 21 於256-QAM訊號調變之EVM量測特性圖 143 圖6- 22 於64-QAM於低輸入功率時之變壓器功率放大器星座圖及輸出頻譜圖 144 圖6- 23 於64-QAM高輸入功率時之變壓器功率放大器星座圖及輸出頻譜圖 145 圖6- 24 於64-QAM低輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器關閉) 146 圖6- 25 於64-QAM高輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器關閉) 147 圖6- 26 於64-QAM低輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器開啟) 148 圖6- 27 於64-QAM高輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖 150 圖6-28 於256-QAM於低輸入功率時之變壓器功率放大器星座圖及輸出頻譜圖 150 圖6- 29 於256-QAM高輸入功率時之變壓器功率放大器星座圖及輸出頻譜圖 151 圖6- 30 於256-QAM低輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器關閉) 152 圖6- 31 於256-QAM高輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器關閉) 153 圖6- 32 於256-QAM低輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器開啟) 154 圖6- 33 於256-QAM高輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器開啟) 155 圖6- 34 內建線性器功率放大器在不同Vctrl偏壓下之IMD3模擬特性圖 156 圖6- 35 內建線性器功率放大器在不同Vctrl1偏壓下之IMD3量測特性圖 157 圖6- 36內建線性器功率放大器在不同頻率下之IMD3模擬特性 158 圖6- 37內建線性器功率放大器在不同頻率下之IMD3量測特性圖 158 圖6- 38修正內建線性器尺寸在不同通道寬度下之IMD3模擬特性圖 159 圖6- 39修正內建線性器尺寸後不同頻率下之IMD3模擬特性圖 160 圖6- 40修正內建線性器尺寸後不同頻率下之IMD3模擬特性圖 161 圖7- 1 具內建線性器之C頻帶功率放大器整體電路架構圖 164 圖7- 2 功率放大器之S參數模擬結果圖(VG1=0.85 V) 165 圖7- 3 功率放大器之功率模擬特性圖(VG1=0.85 V) 166 圖7- 4 功率放大器之S參數模擬結果圖(VG1=1.0 V) 166 圖7- 5 功率放大器之功率模擬特性圖(VG1=1.0 V) 167 圖7- 6 功率放大器之IMD3模擬特性圖 167 圖7- 7 具內建線性器之C頻帶功率放大器之電路佈局圖 168 圖7- 8 具內建線性器之C頻帶功率放大器之晶片微影圖 169 圖7- 9 功率放大器量測與模擬之S參數比較圖(VG1=0.85 V) 170 圖7- 10 功率放大器量測與模擬之功率比較圖(VG1=0.85 V) 171 圖7- 11 功率放大器量測與模擬之S參數比較圖(VG1=1.0 V) 171 圖7- 12 功率放大器量測與模擬之功率比較圖(VG1=1.0 V) 172 圖7- 13 具/不具內建線性器功率放大器之S參數量測比較圖(VG1=0.85 V) 172 圖7- 14 具/不具內建線性器功率放大器之功率量測比較圖(VG1=0.85 V) 173 圖7- 15 具/不具內建線性器功率放大器之S參數量測比較圖(VG1=1.0 V) 173 圖7- 16 具/不具內建線性器功率放大器之功率量測比較圖(VG1=1.0 V) 174 圖7- 17 功率放大器線性器關閉對應頻率之Psat及OP1dB量測圖 174 圖7- 18 功率放大器線性器開啟對應頻率之Psat及OP1dB量測圖 175 圖7- 19 具/不具內建線性器功率放大器之IMD3量測特性圖 175 圖7- 21 於256-QAM訊號調變之EVM量測特性圖 177 圖7- 22 於64-QAM低輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器關閉) 178 圖7- 23 於64-QAM高輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器關閉) 179 圖7- 24 於64-QAM低輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器開啟) 180 圖7- 25 於64-QAM高輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器開啟) 181 圖7- 26 於256-QAM低輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器關閉) 182 圖7- 27 於256-QAM高輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器關閉) 183 圖7- 28 於256-QAM低輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器開啟) 184 圖7- 29 於256-QAM高輸入功率時之具線性器功率放大器星座圖及輸出頻譜圖(線性器開啟) 185 圖7- 30 內建線性器功率放大器在不同Vctrl偏壓下之IMD3模擬特性圖 186 圖7- 31 內建線性器功率放大器在不同Vctrl1偏壓下之IMD3量測特性圖 187 圖7- 32內建線性器功率放大器在不同頻率下之IMD3模擬特性圖 188 圖7- 33內建線性器功率放大器在不同頻率下之IMD3量測特性圖 188 圖7- 34修正內建線性器尺寸在不同通道寬度下之IMD3模擬特性圖 189 圖7- 35修正內建線性器尺寸後不同頻率下之IMD3模擬特性圖 190 圖7- 36修正內建線性器尺寸後不同頻率下之IMD3模擬特性圖 191 圖8- 1三種組態線性器之IMD3量測特性比較圖 195 圖8- 2於64-QAM通道寬度 20MHz三種組態線性器之EVM量測特性比較圖 195 圖8- 3於64-QAM通道寬度 80MHz三種組態線性器之EVM量測特性比較圖 196 圖8- 4於256-QAM通道寬度 20MHz三種組態線性器之EVM量測特性比較圖 196 圖8- 5於256-QAM通道寬度 80MHz三種組態線性器之EVM量測特性比較圖 197  表 目 錄 表1- 1 已發表之C頻段功率放大器比較表 3 表3- 1 組態特性比較表 31 表3- 2 輸出端變壓器特性表 40 表3- 3 輸入端變壓器特性表 50 表3- 5 功率放大器模擬與量測特性比較表(Measured VG1=0.85 V) 79 表3- 6 功率放大器模擬與量測特性比較表(Measured VG1=1.0 V) 79 表3- 7 變壓器功率合成技術之C頻帶功率放大器與已發表論文之比較表 83 表5- 1 具內建線性器之C頻帶功率放大器與已發表論文之比較表 128 表6- 1 具內建線性器之C頻帶功率放大器與已發表論文之比較表 162 表7- 1 具內建線性器之C頻帶功率放大器與已發表論文之比較表 192 表8- 1 線性度量測比較表 197

    參考文獻

    [1] National Instrument WLAN應用說明: Introduction to Wireless LAN Measurements From 802.11a to 802.11ac
    [2] Tektronix datasheet: Tektronix wifi solutions 802.11 datasheet,2013
    [3] National Instrument技術文件: Introduction to 802.11ax High-Efficiency Wireless,http://www.ni.com/white-paper/53150/en/,2016
    [4] 2016是德科技電子量測論壇: A-2 Overview of Latest WiFi Technologies and Test Solution,2016
    [5] P. Haldi, D. Chowdhury, and P. Reynaert, “A 5.8 GHz 1 V linear power amplifier using a novel on-chip transformer power combiner in standard 90 nm CMOS,” IEEE J. Solid-State Circuits, vol. 43, no. 5, pp. 1054-1063, May 2008.
    [6] C. S. Wu, C. H. Chang, H. C. Liu, T. Y. Ko, and H. C. Chiu, “High Linearity 5.2 GHz Power Amplifier MMIC using the Linearizer Circuit”, Microwave Conference 2008 China-Japan Joint, pp. 633-635, Sep. 2008.
    [7] D. Gruner, and G. Boeck, “Fully integrated 5.6-6.4 GHz power amplifier using transformer combining,” Conferene on Ph. D. Research in Microelectronics and Electronics PRIME, 2009.
    [8] T.-P. Wang, J.-H. Ke, and C.-Y. Chiang, “A high-Psat high-PAE ful-ly-integrated 5.8-GHz power amplifier in 0.18-µm CMOS,” in IEEE Electron Devices and Solid-State Circuits (EDSSC), pp. 1-2, Nov. 2011.
    [9] C.-C. Kuo, Y.-W. Hsu, W.-C. Huang, H. Wang, and H.-C. Lu, “Performance Comparison of Flip-Chip-Assembled 5-GHz 0.18-μm CMOS Power Amplifiers on Different Packaging Substrates,” IEEE Transactions on Components, Packaging and Manufacturing Technology, vol. 3, no. 12, pp. 2014-2021, Dec. 2013.
    [10] J.-H. Tsai, and H.-W. Ou-Yang, “A 5-5.8 GHz Fully-Integrated CMOS PA for WLAN Applications,” 2014 IEEE Radio and Wireless Symposium (RWS), pp. 130 – 132, Jan. 2014.
    [11] B. François, and P. Reynaert, “A Fully Integrated Transformer-Coupled Power Detector With 5 GHz RF PA for WLAN 802.11ac in 40 nm CMOS,” IEEE Journal of Solid-State Circuits, vol. 50, no. 5, pp. 1237-1250, May 2015.
    [12] G. Gonzalez, Microwave Transistor Amplifier Analysis and Design, 2nd ed., Prentice Hall, 1997.
    [13] B. Razavi, RF Microelectronics, 2nd ed., Prentice Hall, 2012.
    [14] S. C. Cripps, RF POWER AMPLIFIERS FOR WIRELESS COMMUNICATIONS, 2nd ed., Artech House, 2006.
    [15] D. M. Pozar, Microwave Engineering, 3rd ed., John Wiley & Sons Inc., 2004.
    [16] J. Kim, Y. Yoon, H. Kim, K. H. An, W. Kim, H.-W. Kim, C.-H. Lee, and K. T. Kornegay, “A Linear Multi-Mode CMOS Power Amplifier With Discrete Resizing and Concurrent Power Combining Structure,” IEEE Journal of Solid-State Circuits, vol. 46, no. 5, pp. 1034-1048, May 2011.
    [17] Y. Wang, and J.-S. Yuan, “An Integrated CMOS High Power Amplifier using Power Combining Technique,” 2012 Proceedings of IEEE, pp. 1-6, Mar 2012.
    [18] J. Kim, W. Kim, H. Jeon, Y.-Y. Huang, Y. Yoon, H. Kim, C.-H. Lee, and K. T. Kornegay, “A Fully-Integrated High-Power Linear CMOS Power Amplifier With a Parallel-Series Combining Transformer,” IEEE Journal of Solid-State Circuits, vol. 47, no. 3, pp. 599-614, Mar. 2012.
    [19] J. Oh, B. Ku, and S. Hong, “A 77-GHz CMOS Power Amplifier With a Parallel Power Combiner Based on Transmission-Line Transformer,” IEEE Transactions on Microwave Theory and Techniques, vol. 61, no. 7, pp. 2662-2669, July 2013.

    [20] C.-C. Kuo, Y.-H. Lin, H.-C. Lu, and H. Wangand, “A K-band Compact Fully Integrated Transformer Power Amplifier in 0.18-μm CMOS,” 2013 Asia-Pacific Microwave Conference Proceedings (APMC), pp. 597-599, Nov. 2013.
    [21] J.-F. Yeh, Y.-F. Hsiao, J.-H. Tsai, T.-W. Huang, “MMW Ultra-Compact -Way Transformer PAs Using Bowtie-Radial Architecture in 65-nm CMOS,” IEEE Microwave and Wireless Components Letters, vol. 25, no. 7, pp. 460-462, July 2015.
    [22] B. Leite, E. Kerhervé, and D. Belot, “Design of 28 nm CMOS integrated transformers for a 60 GHz power amplifier,” 2015 28th Symposium on Integrated Circuits and Systems Design (SBCCI), pp. 1-6, Aug 2015.
    [23] J.-H. Cheng, S.-J. Luo, W.-J. Lin, J.-H. Tsai, and T.-W. Huang, “A 24-GHz Transformer-Based Stacked-FET Power Amplifier in 90-nm CMOS Technology,” 2015 Asia-Pacific Microwave Conference (APMC), vol. 3, pp. 1-3, Dec. 2015.
    [24] I. Aoki, S. D. Kee, D. B. Rutledge, and A. Hajimiri, “Distributed Active Transformer—A New Power-Combining and Impedance-Transformation Technique,” IEEE Transactions on Microwave Theory and Techniques, vol. 50, no. 1, pp. 316-331, Jan. 2002.
    [25] Y. Han, and D. J. Perreault, “Analysis and Design of High Efficiency Matching Networks,” IEEE Transactions on Power Electronics, vol. 21, no. 5, pp. 1484-1491, Sept. 2006.
    [26] A.M. Niknejad, electromagnetics for high-speed analog and digital communication circuits, Cambridge University Press, Mar. 2007.
    [27] A. M. Niknejad, D. Chowdhury, and J. Chen, “Design of CMOS Power Amplifiers,” IEEE Transactions on Microwave Theory and Techniques, vol. 60, no. 6, pp. 1784-1796, Jun. 2012.
    [28] J.-H. Tsai, H.-Y. Chang, P.-S. Wu, Y.-L. Lee, T.-W. Huang, and H. Wang, “Design and Analysis of a 44-GHz MMIC Low-Loss Built-In Linearizer for High-Linearity Medium Power Amplifiers,” IEEE Transactions on Microwave Theory and Techniques, vol. 54, no. 6, pp. 2487-2496, Jun. 2006.
    [29] K.-Y. Kao, Y.-C. Hsu, K.-W. Chen, and K.-Y. Lin, “Phase-Delay Cold-0FET Pre-Distortion Linearizer for Millimeter-Wave CMOS Power Amplifiers,” IEEE Transactions on Microwave Theory and Techniques, vol. 61, no. 12, pp. 4505-4519, Dec. 2013.
    [30] J.-F. Yeh, J.-H. Cheng, J.-H. Tsai, and T.-W. Huang, “A 57-66 GHz power amplifier with a linearization technique in 65-nm CMOS technology,” Microwave Conference (EuMC), pp. 1253-1256, Oct. 2014.
    [31] T.-Y. Huang, Y.-H. Lin, and H. Wang, “A K-Band Adaptive-Bias Power Amplifier with Enhanced Linearizer Using 0.18-um CMOS Process,” 2015 IEEE MTT-S International Microwave Symposium, pp. 1-3, May. 2015.

    下載圖示
    QR CODE